TSMCではプロセス毎にリファレンスフローとして基盤IP (スタンダードセルやSRAM)、設計ガイドラインを準備し、お客様に提供するDesign Technology Platformを構築しています。TSMCのデザインセンターでは、これらのIPの開発及び実設計を通じてフィードバックをしています。近年プロセスの性能向上だけではMoor’s Lawに基づいたパフォーマンスの実現が困難になっており、特に7nm以降のプロセスノードではDTCO (Design Technology co-optimization)の取り組みがより重要になってきています。本講演では、Design Technology Platform の概要とDTCOの取り組みについて紹介いたします。