FPGAのセキュリティリスクを排除する設計手法の確立を目的に、FPGAセキュリティ機能とセキュリティ対策手法を体系化した。要求水準に応じたセキュリティ設計を実現するため、FPGAの各構成要素に対する攻撃経路と攻撃手法を分析し、セキュリティ対策技術マップを作成した。この技術マップを基にセキュリティ要求仕様を満たすための機能抽出・設計を支援するガイドラインを作成した。また、ガイドラインに従ってセキュリティ機能を実装したFPGAを試作した。一例として、試作回路のデバッグポートに対して攻撃した結果、不正アクセスを検知し、リスクを排除できることを確認した。