組込みシステムで使用される画像処理に基づく物体検出では，低消費電力の制約下で高精度かつ高速な検出が要求される．本研究では，集約チャンネル特徴とブースティング決定木に基づく物体検出システムを提案する．提案システムは検出処理ハードウェアと制御用ソフトウェアから構成されており，SIMD-likeな並列化による高速な検出の低消費電力での実現と，複数スケールや多クラス物体に対する柔軟な制御を可能にしている．FPGA 実装により，毎秒2億サンプルの検出が可能であることを確認した．