Header
ポスターセッション発表概要
両エッジインジェクションパルスを用いた128逓倍PLL回路の設計
○小島 勇輝,木原 崇雄,吉村 勉(大阪工業大学)
インジェクションロックPLLでは高逓倍時において、インジェクション頻度が少なくなり、帯域向上効果の低下などの性能の劣化が課題となっている。我々はDLL回路を用いて基準信号を16逓倍し、出力信号の立ち上がりと立下りを用いることによりDLL単体の2倍の頻度のインジェクション信号を生成した。これにより、帯域向上と高いジッタ低減効果を図る。5GHzインジェクションロックPLLチップを0.18?mCMOSプロセスを用いて試作し、デュアルエッジ(両エッジ)インジェクションロックの評価を行う。高頻度インジェクションにより出力クロックの大幅なジッタ改善が見込まれる。
《ポスターセッション一覧》