時間インターリーブADC（TI-ADC）を用いたデジタルRF受信機におけるCICフィルタを高速動作（>1GS/S）させる。従来ではTI-ADCのチャネル数と同じデシメーション数をもつCICフィルタを用いるが高速動作の場合にはCICフィルタの加算器が動作しない。本研究では4チャネルTI-ADCにおいて、デシメーション数8とするCICフィルタの構成を示す。この構成は加算器の動作周波数が従来の1/2になる。それぞれの構成の最大動作周波数・面積・消費電力をシミュレーションで比較をした。提案の構成は従来の構成よりも実装面積が大きくなるが、最大動作周波数が高く(>1GS/S)、さらに消費電力も小さくなる。