近年のセンサーの高精度化や低電圧化に伴い、アナログフロントエンドのADCにもその仕様が求められている。その影響により1LSBあたりの電圧値が1mVを切り、コンパレータの入力換算雑音が無視できない値となって、ADC等の性能を制限する。このためコンパレータの性能となる入力換算雑音を測定することは重要であり、そのモデル化に高速で高精度の測定が求められている。こうした測定には入力換算雑音に比べ十分小さいステップ幅で入力電圧を変化させて測定し、測定環境の雑音も小さくする必要がある。こうした課題に対し、FPGAを用いて高精度かつ高速なコンパレータの入力換算雑音を測定する手法とその評価システムを提案する。