チップを積層し、縦方向をThrough Silicon Via (TSV)で接続した3次元LSIは低消費電力、高集積が見込めるので、今後のIoTに向けて不可欠な技術である。微細なTSVを非常に多く作成することによって、3次元LSIの広帯域化を図る手法が不可欠である。この手法では、チップ張り合わせの際に位置あわせ精度の限界によりTSVが電気的不良を起こすため、その補償を考え、どれほど3次元LSIにTSVが確保できるか効果の検証を行った。