28-nm FD-SOIプロセスを用いた低電圧・低消費電力な画像処理向け64-Kb 8T デュアルポート SRAMを提案する．本提案SRAMは，選択的ソース線駆動方式と連続データ書き込み技術を備え，低電圧でのアクティブエネルギ効率を向上する．本試作チップは，最小電圧 0.48V において，アクセス時間 135ns での動作を確認した．また，エネルギ最適点は，電源電圧 0.56V，アクセス時間 35ns(= 28.6 MHz)において，書き込み時 265.0 fJ/cycle，読み出し時 389.6 fJ/cycle の動作エネルギを達成した．これらの値は，従来選択的ソース線コントロール方式を用いた8T デュアルポート SRAMに比べそれぞれ 30% 及び 26% の電力削減効果を達成した．