集積回路の設計には回路設計、シミュレーション、レイアウト、抽出の工程がある。設計だけにいくら注力しても寄生成分を考慮しないレイアウトであれば、チップ試作した際にシミュレーションと同等の性能を得る事はできない。そのため集積回路設計者は寄生成分の少ないレイアウトを行うべきである。本稿ではΔΣ型ADCにおけるレイアウトが及ぼすSQNR(Signal-to-Quantization-Noise Ratio)への影響解析を行った。ΔΣ型ADCは高bitなAD変換器であり、またその仕組み上、寄生成分に対して細心の注意を払った設計が必要になる。