従来手法である複数位相型TDC(Time to Digital Converter)に代わって直交位相検出TDCを用いることにより、回路構成の単純化とノイズの低減を図った。9-bit Single-Slope ADC(Analog to Digital Converter)と3-bit TDCからなる12-bit ADCの設計・試作を行った。具体的には、アンプ、ラッチドコンパレータ、エンコーダ、9-bitカウンタ、CDS(Correlated Double Sampling)用データバッファから構成される。従来手法に比べ、発振器のステージは4から2になった。また、貫通電流の変動が約470分の1に低減したことをシミュレーションで確認した。