インジェクションロックPLLでは高逓倍時において、インジェクション頻度が少なくなり、帯域向上効果の低下などの性能の劣化が課題となっている。我々はDLL回路を使いPLL回路の基準信号の周波数を逓倍した後、インジェクション信号をVCOに注入することで高頻度なインジェクションを実現し、帯域向上と高いジッタ低減効果を図る。テストチップを0.18μmCMOSプロセスを用いて試作し、性能を評価した。その結果、インジェクションを印加することでジッタが約20％削減し、帯域は約5倍向上することが分かった。本回路構成で、高逓倍でかつ低ジッタのインジェクションロックPLLが実現可能となった。