近年注目されるＤｅｅｐ ｌｅａｒｎｉｎｇ アルゴリズムのハードウェア利用において，汎用高速だが電力消費の大きいＧＰＵに代わる，新たなＬＳＩプラットフォーム創出が期待されている．本発表では，脳信号ＥＥＧの異常判定をモチーフとしてＤｅｅｐ　Ｂｅｌｉｅｆ　Ｎｅｔｗｏｒｋを用いた場合のエラー種によるエラー耐性の違いと，ハードビットエラー耐性を定量的に示す（ＥＭＢＣ２０１６での発表）．さらにエラー耐性の緩和により実現可能となるキャッシュメモリの低電力化も議論する．