回路設計において論理ゲートの正確な遅延予測技術は不可欠である．CMOS論理回路の伝搬遅延は，負荷容量と負荷容量を充放電する電流によって決まる．負荷容量を充放電する電流は，論理ゲート内の充放電パスの電流と，相補となるパスを流れる貫通電流から構成される．貫通電流はトランジスタの閾値電圧，電源電圧，入力波形によって変動するため，論理ゲートの遅延の予測には貫通電流を正確に見積もることが必要である．本研究では，貫通電流の電源電圧依存性を考慮したゲート遅延モデルを示す．また本モデルを用いて，回路設計における電源電圧，閾値電圧，ファンアウトの設定法の指針を示す．