現在，深層学習（ＤＬ）というアルゴリズムが多くの研究者に研究されている．ＤＬの演算量は膨大であるため，ハードウェアを用いた実装，あるいはハードウェアへの実装が主流となっている．
本研究では， ＤＬをｈｗ／ｓｗ複合体におけるｈｗＯｂｊｅｃｔとしてＦＰＧＡを用いて実装することを目指す．ここでは自己符号化器について回路設計を行い，シミュレーション，論理合成を行った．設計段階では，積層化に向けて部分的にパラメタライズされた回路設計を行った．シミュレーションでは，データを学習させて動作を確認した．
今後は，複数データの学習や積層化の検討と並行して，処理の高速化や省資源化に関する手法を探っていく．