6T SRAM CELL 1つを1コンパレータとする確率的A/D変換器を提案する．これにより世界最小の確率的A/D変換器を実現できる．製造ばらつきによるインバータペアのラッチ動作のばらつきと，ラッチ動作へのビットライン電圧バイアスを利用して，確率的A/D変換する．提案するA/D変換器の変換/デジタル出力動作は，SRAMの書き込み/読み出しに相当する．従来の確率的A/D変換器では，90nm CMOSプロセスを用いて製造する場合，5bit(2047個のコンパレータ)を実現するのに必要な面積は0.0956mm2だが，提案する構成の面積は0.0025mm2となり，97%も面積を削減できる．