近年、計算結果の誤差を許容し処理性能を向上させる新しい計算パラダイム、approximate computingが注目されている。本研究ではこのパラダイムに基づき、アプリケーションの出力誤差を許容することで実行命令数を削減する組込みプロセッサを提案する。提案プロセッサでは、アプリケーション内のループ構造に着目し、ループ中の既計算結果を複数保存・再利用することで、ループ中の命令を一部スキップする。既計算結果は極小のメモリに格納され、LRUアルゴリズムによって管理する。評価の結果、回路面積オーバーヘッドと最終出力精度を抑えつつ、アプリケーション処理時間を最大70%程度まで削減することができた。