近年，半導体上で固有の識別情報を抽出するPhysical UnclonableFunction(PUF)技術が注目されている．FPGA上での動作に適しているPUFの１つとしてPseudo-LFSR PUF (PL-PUF)が産総研の堀らにより提案されている．今回，PL-PUFをAltera FPGA上に実装して性能評価を行った．PL-PUFのコア数128，出力レスポンス取得までの時間60nsの条件下で，数十個のチャレンジ＆レスポンスペアを入手できれば，その後の出力レスポンスデータの40％程度は予測可能であることがわかった．この出力予測攻撃の対策としてコア数16の小規模PL-PUFの実装評価も行い，コア数や出力レスポンス取得までの時間条件と出力予測攻撃耐性の関係性について考察する．