近年，深層学習と呼ばれる多層のニューラルネットワークを学習させる手法の研究が盛んに行われている．しかし，深層学習では学習対象のネットワークの規模の増大に伴い，膨大な計算資源を必要とする．
そこで，本研究ではＦＰＧＡによるｈｗ／ｓｗ複合体への実装を目指し，制限付きボルツマンマシンのハードウェア指向アーキテクチャを提案し，検討を行う．特に，変数をハードウェア化する上で必要となるビット精度を検証するとともに，より省資源な実装法を提案している．
今後の展望として，提案手法を用いた制限付きボルツマンマシンを実機で検証し，深層学習の実装プラットフォームとしてＦＰＧＡアレイシステムの構築を目指す．