65 nm CMOSプロセスを用いて、0.65 V動作の差動低雑音増幅器
(Low-Noise Amplifier、LNA) を設計し、チップを試作した。
作製したチップを評価基板に実装し、Sパラメーターを測定した
ところ、S21（利得）がシミュレーション値よりも約10 dB小さい
ことがわかった。
本研究では、電磁界シミュレーターを用いて差異が生じた原因を
追求し、シミュレーション精度の向上方法を示す。