本研究では、完全相補型12トランジスタSRAMを設計開発し、超低電圧下における性能評価のため実測を行った。Ratioless SRAMは、その構造上Static Noise Marginを考慮する必要がないため、メモリセルの設計パラメータや特性ばらつきの影響を受けにくい。今回試作したチップでは、低電源電圧下での12トランジスタ完全相補型SRAMの性能を従来の6トランジスタSRAMと比較するため180nmCMOSプロセスにおいて設計を行った。その結果から12トランジスタ完全相補型SRAMが特性ばらつきに対し優れた耐性を持ち、0.22Vの電源電圧下において安定した動作が行えることを確認した。