6T4C型メモリは，動作時は高速かつ低消費電力な揮発メモリとして動作し，待機時には不揮発素子にデータを書き込むことで電源可能とするメモリである．しかし，揮発メモリである6T SRAMと比較すると，内部ノードにキャパシタが接続されるため動作時電力のオーバーヘッドが存在する．これに対し，低消費電力化技術を2つ提案する．この2つの提案技術により，130nm Feキャパシタ混載プロセスを用いた試作結果から．提案技術によってライト時の消費エネルギーを73%，リード時の消費エネルギーを76%，ストア時の消費エネルギーを22%，リコール時の消費エネルギーを11%削減できることを確認した．