近年，プロセスが微細化し，アナログ・デジタル変換器（ADC)に用いられるオペアンプや複数のキャパシタといったアナログ回路が小面積化への妨げとなっている．ADCの小面積化を実現するために，提案では電圧領域から時間領域に変換後デジタル変換する手法によりAD変換を行う．電圧時間変換器（VTC）と時間デジタル変換器（TDC）を組み合わせた構成を採用することで，オペアンプとキャパシタを削減する事ができ，小面積化を実現することができる．提案回路は65nmプロセスで設計した提案ADCはデジタルIOの面積より小面積化を達成し，BW500kHzでSNDR50dBの実測を得た．