Header
ポスターセッション発表概要
CMOS SRAMセルのしきい値電圧ばらつき耐性評価用TEGの設計及び評価
○伊見 仁,徳丸 翔吾,岡村 均,中村 和之(九州工業大学)
近年、LSIの微細化の進展に伴い、トランジスタのしきい値電圧ばらつきの影響が、回路動作に対して顕著に出てくるという問題が起きている。特に、CMOS SRAM回路は、しきい値電圧ばらつきの影響を受けやすく、場合によっては回路が正常に動作しないといった問題が起きている。そこで本研究では、6トランジスタ型CMOS SRAMセルを構成する6つのトランジスタそれぞれに、外部から任意のしきい値電圧値を設定することが可能な評価用TEGを開発し、SRAMセルのしきい値電圧ばらつき耐性を、実測により評価した。
《ポスターセッション一覧》