本研究ではシステムＬＳＩに搭載するＦＰＧＡーＩＰコアを対象に，物理故障に対し耐故障性を持つＦＰＧＡアーキテクチャの提案を行う．提案 ＦＰＧＡーＩＰコアは複数の回路実装領域に分割される．各領域は回路情報を実装するタイルとそのスペアタイルで構成される．ひとたび故障を検出すると，回路実装領域内にて回路構成情報をタイルからスペアタイルへとシフトし故障回避を行う．チップの試作を行い提案アーキテクチャの故障耐性の評価を行った．