Header
ポスターセッション発表概要
組み込みプロセッサの低電力化に向けた限定的動的再構成アクセラレータの設計と評価
○肥田 格,平尾 岳志,金 多厚,浅井 哲也,本村 真人(北海道大学大学院情報科学研究科)
IoTの実現を支える技術として高電力効率なリコンフィギュラブルプロセッサが注目されている。我々が開発したDYNaSTA(DYNamic operand forwarding matrix and STAtic ALU array)アクセラレータは、アレー状に配置された多数の演算器にプログラムのホットパスを写像し、データパスを構成する。分岐命令の結果に応じて必要最小限のデータパスを動的再構成することで、柔軟性と低消費電力性を両立する。本研究では、小規模なサンプルプログラムを用いて、ソフトウェアシミュレーションによりDYNaSTAの電力効率を予備評価した後、LSIを試作した。予備評価の結果、一般的なRISCアーキテクチャのプロセッサと比較し、4.5から13倍の電力効率を実現した。
《ポスターセッション一覧》