電子情報通信学会ソサイエティ大会講演要旨
C-12-13
AD変換器のための低電源電圧コンパレータの高速化
◎日野翔太・上見アレックス・升井義博(広島工大)
集積回路のプロセス微細化に伴い,低電源電圧で動作する回路の実現が望まれている.入力の大小関係を判定するコンパレータもそのうちの一つであり,これを低電圧で動作させる場合、比較速度が低下する問題が浮き彫りになる.またそれを用いて構成される回路の性能を大きく劣化させる.特にAD 変換器においてコンパレータは動作の要となる.そこで低電圧においてコンパレータの比較速度を向上させるための研究を行った.提案回路は基板バイアス効果及びキャパシタを用いた降圧によって従来のものより約200ns比較速度を向上させることを可能とした.