電子情報通信学会ソサイエティ大会講演要旨
C-8-2
大規模SFQ論理回路のパルス到着タイミングを最適化する配置手法
○北村 圭・高木一義・高木直史(京大)
SFQ回路のレイアウト設計では、パルス到着タイミングを考慮し配置配線を行う必要がある。配線では、配線長を大きく取りパルス到着タイミングを遅らせてタイミングを合わせる場合が多く、この時配線量が増加する。配線量が増加すると遅延の増加や配線不可能な事態を招くおそれがある。そのため配置は、その後の配線量が多くならないようパルスの到着タイミングを考慮しつつ行うことが望ましく、困難な作業となる。
本稿では、配線延長によるタイミング調節を減らすために、パルス到着タイミングの違反を解消する配置手法を提案する。提案手法では、初期配置後の回路に対し配置の変更を逐次行うことで、パルス到着タイミング違反の大きさの総和を最小化する。