電子情報通信学会ソサイエティ大会講演要旨
C-12-9
0.5V動作60GHz帯CMOS低雑音増幅器
◎竹川響弥・天川修平・吉田 毅・藤島 実・高野恭弥(広島大)
アナログRF回路では低電圧動作により低消費電力化可能である。本研究では低閾値電圧と高相互コンダクタンス(gm)を両立するためのDDC(deeply depleted channel)CMOS55nmプロセスを利用し、60GHz帯CMOS低雑音増幅器(LNA)を設計し、試作・評価した。低雑音増幅回路では低雑音指数(NF)が求められるためソース接地回路のソースに伝送線路を挿入し、同時共役整合時のNFがNFmin付近となる伝送線路長で設計している。LNAは4段構成で入出力ともにL型整合回路である。試作したLNAをSパラメータ測定した結果S11と比較してS22は広帯域でリターンロスが大きい。また64-67GHzでS21=14.0dB, NF=5.7dBを得られた。3dB帯域は60-70GHzであり、このときの消費電力は8.9mWである。このため低雑音増幅回路(LNA)として十分な性能を発揮できることを明らかにした。