電子情報通信学会ソサイエティ大会講演要旨
A-6-11
3次元LSIの極小TSVの補償回路の導入とその効果の検討
◎古賀啓太郎・池田 誠(東大)
3次元LSIは平面配置のLSIに比べ、縦方向の配線であるThrough Silicon Via (TSV)を用いることで遅延を少なくできる上に消費電力を小さくできる。TSVを小さくして高密度に並べることでチップ間の伝送速度を大きくできるが、チップ合わせ時のアライメント精度の限界によりどうしてもエラーが生じてしまう。今回はこのエラーを補償しどの程度効果が得られたかの検証を行った。