電子情報通信学会総合大会講演要旨
D-18-3
通信処理用アジャイルFPGA設計検証フローの提案
○草場 律・重松智志・木村俊二(NTT)
ネットワークの通信処理を行うFPGAボードを対象に設計検証を短期間で完了させることを目的にソフトウェアのアジャイル開発手法を適用したFPGA設計検証フローを提案する