電子情報通信学会総合大会講演要旨
D-10-1
高い耐ソフトエラー性を有するラッチ
◎上野弘貴・難波一輝(千葉大)
VLSI の小型化,大規模化,動作電圧の低下に伴い,メモリのみではなく,組み合わせ回路中のラッチにおいても効果的な耐ソフトエラー設計が一層, 必要となってきている.特に, 従来のプロセスルールでは, 影響を受けなかった小さなパルス(短時間振動現象)でも, ソフトエラーの原因となってしまうといった問題が浮き上がっており, 信頼性の低下も懸念されている.本論文では, 従来の提案手法を改良し, より高い耐ソフトエラー性を有する耐ソフトエラーラッチを提案する.