電子情報通信学会総合大会講演要旨
C-12-13
CMOS低雑音オペアンプ設計法の検討
○劉 アンキ(東工大)・小西敏文(NTT-AT)・山根大輔・伊藤浩之・道正志郎・石原 昇(東工大)・町田克之(NTT-AT)・益 一哉(東工大)
集積回路技術の微細化は、デジタル回路の高集積化、高速動作化を可能としたが、アナログ回路では、低電圧動作化と雑音の増大による感度劣化の問題が顕在化している。
今回、我々はアナログフロントエンド回路のキーコンポーネントの1つであるオペアンプ回路についてサブミクロンCMOS技術による回路の低雑音化設計法の検討を行い、アンチスケーリング設計の有効性を確認したので報告する。
サブミクロンCMOS技術による回路の低雑音化設計法として、アンチスケーリング手法が有効であることを設計試作評価により確認した。