電子情報通信学会総合大会講演要旨
D-18-7
粗粒度再構成可能アレイのFPGA実装におけるループ構造問題解決法の検討
○毛利真崇・密山幸男(高知工科大)
集積回路設計において,FPGA(Field Programmable Gate Array)を用いたプロトタイプ設計による機能検証が重要である.粗粒度再構成可能アレイ(Coarse-Grained Reconfigurable Array: CGRA)の開発においても同様に,FPGAを用いたプロトタイピングの要求が高い.しかし,FPGA上にCGRAを実現する場合,ループ構造が基本セル間に多数発生し得るため,論理合成および配置配線処理に膨大な時間を要する.そこで本稿では,ループ構造に起因する諸問題の解決方法について検討を行う.