電子情報通信学会総合大会講演要旨
D-6-8
Locality-Sensitive HashingのスケーラブルなハードウェアアーキテクチャのFPGA実装
○定久紀基・山本佳生・金 多厚・福田エリック 駿・浅井哲也・本村真人(北大)
Locality-Sensitive Hashing(LSH)は、従来のハッシュ法とは異なり、類似したデータが近いハッシュ値となるハッシュ法である。その特性から大量のデータを高速に分類できるため、さらなる高速化のためにLSHをハードウェア実装し活用する研究はあるが、決まった入力データを効率良く演算するよう演算部を最適化され、他のデータ形式に対応することは困難である。そこで本研究では、用途によって変わる様々な次元の入力データに容易に対応できる拡張性を持つLSHアーキテクチャを提案し、FPGA実装を行う。本アーキテクチャでは、Linear Feedback Shift Register(LFSR)によって作られた一様乱数を中心極限定理に従い足し合わせて正規分布を持つ乱数列を生成する。十分にLFSRのbit幅を用意しておくことで様々な次元のデータに容易に対応できる。加えて、メモリに所望の乱数列を保存しておくよりも、桁違いに少面積に実装することができる。