電子情報通信学会総合大会講演要旨
D-6-3
可変クロック方式プロセッサへのクロックゲーティング適用に関する研究
◎小田桐舞央・深瀬政秋(弘前大)
固定クロック方式はクリティカルパス遅延によりクロックを律速するため、プロセッサの信頼性と効率のトレードオフへの対処が難しいことから、我々は可変クロック方式で対処したが、低電力化について改良の余地がある。高速クロック時の消費電力増大の課題に対して、本研究では固定クロック方式で効果的なクロックゲーティングと可変クロック方式を組み合わせることで改善する。ユビキタスプロセッサHCgorillaに対して以上の方式と適用すると、固定クロック方式の場合と比較して、スループットは50 %向上し、消費電力は可変クロック方式適用前と同程度となる結果を得た。