近年，研究・開発が盛んに行われているSiC-MOSFETは，高速なスイッチングが可能であることからスイッチングロスを低減できるという利点がある一方で，電流変化率の増加に伴い回路中に存在する配線の寄生インダクタンスによる影響がますます顕著になる。 特に，MOSFETのソース側における主回路の電流ループとゲート駆動回路の電流ループが重なる配線部分に寄生するコモンソースインダクタンスによる電圧降下はゲート駆動回路の誤動作とスイッチング速度低下を引き起こす可能性がある。 本検討では，コモンソースインダクタンスとゲート抵抗値をパラメータとしてサージ電圧と損失を考慮した設計を行った。