高効率な変換器を実現する上で、パワー半導体デバイスのチップ面積は重要なパラメータのひとつである。MOSFETにおいては、チップ面積の拡大によりオン抵抗を低減することができる。一方で広すぎるチップ面積は寄生容量に起因するスイッチング損失、ゲートドライブ損失の増加を招く。よって損失を最小化するためには、MOSFETのチップ面積を動作条件や素子の特性を考慮した上で適切に決定する必要がある。本論文では、変換器の損失について、チップ面積と動作周波数の相互的な影響を実験的に検証した。測定結果より、周波数ごとに適切なチップ面積が存在すること、および素子の損失中での主要な損失が変化することが明らかになった。