近年，ΔΣA/D変換器（以下，ΔΣADCと略記）の変換性能の向上を目的とした研究が盛んに行われている．ΔΣADCには，変換性能を劣化させる特有のリミットサイクル発振によるアイドルトーンが存在し，直流入力オフセットや2次以下のΔΣADCで発生する．この解決策として，ディザ信号を印加するディザリングが挙げられる．本稿では，Λ形負性抵抗素子のカオス発振回路のカオス系列を用いて，2次ΔΣADCのディザリングについてハードウェアで検討を行ったもので，Λ形負性抵抗素子を用いたカオス発振回路はアイドルトーンの抑圧が可能であり，一般に使われる疑似ランダム系列に比べ有効ビット数を1[bit]改善できることを明らかにしている．